留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

CMOS有源电感并联的前馈共栅跨阻放大电路

俸志富 张家洪 李英娜 赵振刚

俸志富, 张家洪, 李英娜, 赵振刚. CMOS有源电感并联的前馈共栅跨阻放大电路[J]. 红外与激光工程, 2022, 51(6): 20210386. doi: 10.3788/IRLA20210386
引用本文: 俸志富, 张家洪, 李英娜, 赵振刚. CMOS有源电感并联的前馈共栅跨阻放大电路[J]. 红外与激光工程, 2022, 51(6): 20210386. doi: 10.3788/IRLA20210386
Feng Zhifu, Zhang Jiahong, Li Yingna, Zhao Zhengang. Feedforward common gate transimpedance amplifier circuit based on CMOS active inductor in parallel[J]. Infrared and Laser Engineering, 2022, 51(6): 20210386. doi: 10.3788/IRLA20210386
Citation: Feng Zhifu, Zhang Jiahong, Li Yingna, Zhao Zhengang. Feedforward common gate transimpedance amplifier circuit based on CMOS active inductor in parallel[J]. Infrared and Laser Engineering, 2022, 51(6): 20210386. doi: 10.3788/IRLA20210386

CMOS有源电感并联的前馈共栅跨阻放大电路

doi: 10.3788/IRLA20210386
基金项目: 国家自然科学基金(61765009, 61962031)
详细信息
    作者简介:

    俸志富,男,硕士生,主要从事集成跨阻放大电路及其在宽带光电探测方面的应用研究

    张家洪,男,副教授,硕士生导师,博士,主要从事集成光波导电磁场传感器及应用、微波光子技术及应用、光纤传感检测技术、嵌入式系统开发与应用等方面的研究

  • 中图分类号: TN432

Feedforward common gate transimpedance amplifier circuit based on CMOS active inductor in parallel

Funds: National Natural Science Foundation of China (61765009, 61962031)
  • 摘要: 设计了一种改进的前馈共栅(Modified Feedforward Common Gate, MFCG)跨阻放大电路,通过使用CMOS有源电感与前馈共栅(Feedforward Common Gate, FCG)跨阻放大电路中的共源放大级并联,使跨阻放大电路的带宽和跨阻增益均得到有效提升。基于TSMC 60 nm CMOS工艺在Cadence软件平台对MFCG跨阻放大电路进行仿真分析和版图设计。仿真结果表明在电源电压为1.8 V,光电二极管结电容为200 fF的情况下,放大电路的−3 dB带宽为17.2 GHz,跨阻增益为55 dBΩ,在带宽内等效输入噪声电流谱密度小于55 pA/$ \sqrt {{\rm{Hz}}} $,电路功耗为3.7 mW,电路版图面积为0.0029 mm2。结果表明:所设计的MFCG跨阻放大电路具有跨阻增益高、带宽大、版图面积小等优点,可用于20 Gb/s光纤通信系统的光接收机电路。
  • 图  1  FCG跨阻放大电路示意图

    Figure  1.  Schematic diagram of FCG transimpedance amplifier circuit

    图  2  CMOS有源电感

    Figure  2.  CMOS active inductor

    图  3  不同负载的共源放大电路原理图

    Figure  3.  Schematic diagram of common source amplifier circuit for different loads

    图  4  MFCG跨阻放大电路示意图

    Figure  4.  Schematic diagram of MFCG transimpedance amplifier circuit

    图  5  不同R1在结点O和不同R3在结点Y的幅频响应

    Figure  5.  Frequency responses of different R1 at node O and different R3 at node Y

    图  6  等效输入噪声电流谱密度

    Figure  6.  Equivalent input noise current spectral density

    图  7  MFCG跨阻放大电路仿真眼图

    Figure  7.  Simulated eye-diagram of MFCG transimpedance amplifier circuit

    图  8  MFCG跨阻放大电路设计版图

    Figure  8.  Chip layout of MFCG transimpedance amplifier circuit

    表  1  晶体管尺寸

    Table  1.   Dimnesions of the transistor

    M1M2M3M4M5M6
    W/L20066.683.3502566.6
    下载: 导出CSV

    表  2  性能比较

    Table  2.   Performace comparison

    Ref.Bandwidth/GHzGain/dBΩPower/mWInput capacitance/pfNoise current/pA/$\sqrt {{\rm{Hz}}} $Area/mm2Technique
    [8]2052.61.30.05113.64CASCODE
    [9]7.959180.3230.11RGC
    [10]7.350.510.219.9\RGC
    [11]9.249.75.30.515.30.068RGC
    [12]13.452.82.20.32500.01FCG
    [13]6.853.96.260.35270.0064FCG
    [14]3524.32750.014FCG
    [15]440.60.270.213.7\FCG
    Paper work17.2553.70.2550.0029FCG
    下载: 导出CSV
  • [1] Francisco A, Santiago C, Bel N C. CMOS Receiver Front-ends for Gigabit Short-Range Optical Communications [M].New York: Springer, 2013.
    [2] Chen X, Takahashi Y. Design of a CMOS broadband transimpedance amplifier with floating active inductor [C]//2019 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2019.
    [3] Abd-Elrahman D, Atef M, Abbas M, et al. Current-reuse transimpedance amplifier with active inductor [C]//Signals, Circuits and Systems (ISSCS), 2015 International Symposium on, 2015.
    [4] 谢生, 闵闯, 魏恒, 等. 基于40 nm CMOS工艺的25 Gb/s光接收机模拟前端电路设计 [J]. 天津大学学报(自然科学与工程技术版), 2020, 53(12): 1295-1300.

    Xie Sheng, Min Chuang, Wei Heng, et al. Design of an analog front-end circuit for a 25 Gb/s optical receiver in 40 nm CMOS [J]. Journal of Tianjin University(Science and Technology), 2020, 53(12): 1295-1300. (in Chinese)
    [5] Kim D W, Chi H K, Chun Y S, et al. 12.5 Gb/s analog front-end of an optical transceiver in 0.13 μm CMOS [C]//IEEE International Symposium on Circuits & Systems, 2013.
    [6] Mohan S S, Hershenson M D M, Boyd S P, et al. Bandwidth extension in CMOS with optimized on-chip inductors [J]. IEEE Journal of Solid-State Circuits, 2000, 35(3): 346-355. doi:  10.1109/4.826816
    [7] Sackinger E, Guggenbuhl W. A high-swing, high-impedance MOS cascode circuit [J]. IEEE J Solid-State Circuits, 1990, 25(1): 289-298. doi:  10.1109/4.50316
    [8] Abu-Taha J Y, Yazgi M. Improving the bandwidth of the transimpedance amplifier based on CS stages in cascode configuration using impedance matching techniques [J]. Analog Integrated Circuits and Signal Processing, 2016, 89(3): 685-691. doi:  10.1007/s10470-016-0757-6
    [9] Seifouri M, Amiri P, Dadras I. A transimpedance amplifier for optical communication network based on active voltage-current feedback [J]. Microelectronics Journal, 2017, 67: 25-31. doi:  10.1016/j.mejo.2017.07.003
    [10] Soltanisarvestani R, Zohoori S, Soltanisarvestani A. A RGC-based, low-power, CMOS transimpedance amplifier for 10 Gb/s optical receivers [J]. International Journal of Electronics, 2020, 107(3): 444-460. doi:  10.1080/00207217.2019.1661027
    [11] Hosseini M, Jafarnejad R, J Sobhi, et al. A low power wideband RGC-based modified-MIC trans-impedance amplifier in 0.18 μm CMOS process [J]. Microelectronics Journal, 2020, 96(2): 104682.
    [12] Kromer C, Sialm G, Morf T, et al. A low-power 20-GHz 52-dBΩ transimpedance amplifier in 80-nm CMOS [J]. IEEE Journal of Solid-State Circuits, 2004, 39(6): 885-894. doi:  10.1109/JSSC.2004.827807
    [13] Xiaoxia W, Zhigong W. High performance power-configurable preamplifier in a high-density parallel optical receiver [J]. Journal of Semiconductors, 2012, 33(1): 015004. doi:  10.1088/1674-4926/33/1/015004
    [14] Abdollahi B, Mesgari B, Saeedi S, et al. Stability analysis and compensation technique for low-voltage regulated cascode transimpedance amplifier [J]. Microelectronics Journal, 2018, 71: 37-46. doi:  10.1016/j.mejo.2017.11.009
    [15] Zohoori S, Shafiei T, Dolatshahi M. A 274 μW, inductor-less, active RGC-based transimpedance amplifier operating at 5 Gbps [C]//2019 27th Iranian Conference on Electrical Engineering (ICEE), 2019.
    [16] Razavi B. Design of Analog CMOS Integrated Circuits [M]. New York: Tata McGraw-Hill Education, 2002.
    [17] Razavi B. The active inductor [A circuit for all seasons] [J]. IEEE Solid-State Circuits Magazine, 2020, 12(2): 7-11. doi:  10.1109/MSSC.2020.2987500
  • [1] 崔长坤, 陈楠, 钟昇佑, 张娟, 姚立斌.  读出电路开窗技术研究 . 红外与激光工程, 2022, 51(11): 20220100-1-20220100-11. doi: 10.3788/IRLA20220100
    [2] 张武康, 陈洪雷, 丁瑞军.  具有背景抑制功能的长波红外读出电路 . 红外与激光工程, 2021, 50(2): 20200266-1-20200266-10. doi: 10.3788/IRLA20200266
    [3] 王宁, 赵柏秦, 王帅, 王震.  PIN探测器和跨阻放大器的光电单片集成 . 红外与激光工程, 2021, 50(9): 20210076-1-20210076-6. doi: 10.3788/IRLA20210076
    [4] 姚立斌, 陈楠.  高性能低噪声数字读出电路 . 红外与激光工程, 2020, 49(1): 0103009-0103009(10). doi: 10.3788/IRLA202049.0103009
    [5] 张家昆, 杨宝玉, 孙德新.  红外用机械制冷机驱动电路的共模干扰机理 . 红外与激光工程, 2020, 49(1): 0104001-0104001(9). doi: 10.3788/IRLA202049.0104001
    [6] 马丁, 刘福浩, 李向阳, 张燕.  GaN基紫外探测器读出电路注入效率 . 红外与激光工程, 2017, 46(11): 1120001-1120001(6). doi: 10.3788/IRLA201746.1120001
    [7] 王俊龙, 杨大宝, 邢东, 梁士雄, 张立森, 赵向阳, 冯志红.  0.2THz宽带非平衡式倍频电路研究 . 红外与激光工程, 2017, 46(1): 106003-0106003(4). doi: 10.3788/IRLA201746.0106003
    [8] 王俊龙, 杨大宝, 邢东, 梁士雄, 张立森, 赵向阳, 徐鹏, 冯志红.  0.22 THz宽带混频电路研究 . 红外与激光工程, 2017, 46(11): 1125003-1125003(4). doi: 10.3788/IRLA201746.1125003
    [9] 侯富诚, 宋贺伦, 曾大杰, 顾滕锋, 张耀辉.  对合成电路优化的126 W Doherty功率放大器 . 红外与激光工程, 2016, 45(4): 420001-0420001(5). doi: 10.3788/IRLA201645.0420001
    [10] 高磊, 翟永成, 梁清华, 蒋大钊, 丁瑞军.  红外焦平面读出电路集成数字输出 . 红外与激光工程, 2015, 44(6): 1686-1691.
    [11] 郝立超, 陈洪雷, 李辉, 陈义强, 赖灿雄, 黄爱波, 丁瑞军.  具有记忆功能背景抑制结构的共享型读出电路 . 红外与激光工程, 2015, 44(11): 3293-3298.
    [12] 赵公元, 赵毅强.  非制冷红外焦平面读出电路用带隙基准电压源 . 红外与激光工程, 2015, 44(9): 2627-2632.
    [13] 王巍, 武逶, 冯其, 颜琳淑, 王川, 王冠宇, 袁军, 王振.  应用于10Gb/s光接收机的全差分CMOS跨阻前置电路设计 . 红外与激光工程, 2015, 44(5): 1587-1592.
    [14] 王伟明, 陈志斌, 沈晓彦, 刘宝华, 刘羽翔.  红外测距仪电路延时模拟检测研究 . 红外与激光工程, 2014, 43(1): 72-76.
    [15] 郝立超, 陈洪雷, 李辉, 黄爱波, 丁瑞军.  BDI 型甚长波IRFPA 读出电路研究与设计 . 红外与激光工程, 2014, 43(6): 1782-1787.
    [16] 黄振, 蒋远大, 孙志斌, 郑福, 王超, 翟光杰.  近红外单光子读取电路 . 红外与激光工程, 2014, 43(2): 464-468.
    [17] 蒋均, 张健, 邓贤进, 缪丽, 康小克, 张香波, 黄维.  340 GHz基于肖特基二极管未匹配电路倍频源 . 红外与激光工程, 2014, 43(12): 4028-4034.
    [18] 袁红辉, 陈永平.  一种长波红外光导探测器CMOS电路设计 . 红外与激光工程, 2014, 43(3): 762-765.
    [19] 王竹萍, 刘汝卿, 郭仙菊, 张珂殊.  应用于便携式激光雷达测距仪的单芯片全集成前置放大电路系统 . 红外与激光工程, 2013, 42(8): 2050-2054.
    [20] 胡滨, 李威, 李平, 阙滨城.  有源电阻RTIA红外焦平面读出电路 . 红外与激光工程, 2012, 41(8): 2008-2011.
  • 加载中
图(8) / 表(2)
计量
  • 文章访问数:  257
  • HTML全文浏览量:  74
  • PDF下载量:  35
  • 被引次数: 0
出版历程
  • 收稿日期:  2021-12-20
  • 修回日期:  2022-02-25
  • 刊出日期:  2022-07-05

CMOS有源电感并联的前馈共栅跨阻放大电路

doi: 10.3788/IRLA20210386
    作者简介:

    俸志富,男,硕士生,主要从事集成跨阻放大电路及其在宽带光电探测方面的应用研究

    张家洪,男,副教授,硕士生导师,博士,主要从事集成光波导电磁场传感器及应用、微波光子技术及应用、光纤传感检测技术、嵌入式系统开发与应用等方面的研究

基金项目:  国家自然科学基金(61765009, 61962031)
  • 中图分类号: TN432

摘要: 设计了一种改进的前馈共栅(Modified Feedforward Common Gate, MFCG)跨阻放大电路,通过使用CMOS有源电感与前馈共栅(Feedforward Common Gate, FCG)跨阻放大电路中的共源放大级并联,使跨阻放大电路的带宽和跨阻增益均得到有效提升。基于TSMC 60 nm CMOS工艺在Cadence软件平台对MFCG跨阻放大电路进行仿真分析和版图设计。仿真结果表明在电源电压为1.8 V,光电二极管结电容为200 fF的情况下,放大电路的−3 dB带宽为17.2 GHz,跨阻增益为55 dBΩ,在带宽内等效输入噪声电流谱密度小于55 pA/$ \sqrt {{\rm{Hz}}} $,电路功耗为3.7 mW,电路版图面积为0.0029 mm2。结果表明:所设计的MFCG跨阻放大电路具有跨阻增益高、带宽大、版图面积小等优点,可用于20 Gb/s光纤通信系统的光接收机电路。

English Abstract

    • 光纤通信由于其传输容量大、安全性高、串扰少、抗电磁干扰等优点而受到人们的广泛应用。跨阻放大电路作为在光接收机中最前端的电路,跨阻放大电路的带宽代表了整个光接收机电路的上限带宽。在跨阻放大电路的制造工艺方面,对比其他工艺,例如SiGe,Bipolar和GaAs,由于CMOS工艺的低功耗和高集成度的优势,所以CMOS工艺更适合于设计制造跨阻放大电路[1-3]

      跨阻放大电路作为光接收机的第一级电路,需要在输入端连接一个光电二极管用来接收光信号,当光电二极管接收到光信号后,利用光电效应转换为光电流后,输入到跨阻放大电路中将光电流转换并放大为电压信号[4]。然而在跨阻放大电路输入端连接的光电二极管本身具有较大的寄生电容,寄生电容会在跨阻放大电路的输入端与输入电阻会产生一个极点,限制跨阻放大电路的带宽。为了提升跨阻放大电路的带宽,工程师提出了很多提升带宽的技术。例如,改善电路结构降低输入电阻、负米勒效应[5]、电感峰化[6]等。

      1990年,Sackinger E提出了调节型共源共栅(Regulated Cascode, RGC)跨阻放大电路,与普通共栅放大电路相比,RGC跨阻放大电路因为较低的输入阻抗而被普遍使用[7]。2016年,Abu-Taha J Y等人在RGC跨阻放大电路中使用了阻抗匹配技术,设计了大带宽低功耗的跨阻放大电路,带宽达到20 GHz,版图面积为3.64 mm2[8]。2017年,Seifouri M等人通过有源反馈技术减小RGC跨阻放大电路的输入输出阻抗,同时使用电感补偿技术,使放大电路的带宽达到7.9 GHz,版图面积为0.11 mm2 [9]。2020年,为了减小RGC跨阻放大电路的功耗和提升RGC跨阻放大电路的带宽,Soltanisarvestani R等人使用Cascode晶体管对RGC跨阻放大电路进行改进,电路的带宽为7.3 GHz,功耗为1 mW[10]。Hosseini M等人使用MOS导抗转换器对RGC跨阻放大电路进行改善,电路的带宽为9.2 GHz,功耗为5.3 mW[11]。可见,虽然现有研究通过使用阻抗匹配、有源反馈、电感补偿等技术扩展了电路的带宽,但电路功耗依然较大。为了解决RGC跨阻放大电路功耗过大的问题,早在2004年,Christian Kromer等人对RGC跨阻放大电路进行了改进,提出了前馈共栅(Feedforward Common Gate, FCG)跨阻放大电路,该电路不但解决了RGC净空消耗过大的问题,而且FCG跨阻放大电路输入阻抗也比RGC跨阻放大电路更小。此后,该研究团队通过使用电感并联峰化技术将FCG跨阻放大电路的带宽扩展到13.4 GHz,电路版图面积为0.01 mm2[12]。2012年,王晓霞在没有使用电感峰化技术的情况下,使用可配置功率技术设计了一种高性能FCG跨阻放大电路,虽然电路版图面积减小为0.0064 mm2,但是带宽扩展有限,只达到6.8 GHz[13]。2018年,Behnam Abdollahi等人提出了一种补偿技术改善FCG跨阻放大电路的带宽和稳定性,虽然电路的稳定性有很大的提高,版图面积为0.014 mm2,但是带宽只达到3 GHz[14]。2019年,Soorena Zohoori等人提出了一种无电感的FCG跨阻放大电路改进结构,虽然FCG跨阻放大电路的功耗只有0.27 mW,但电路的带宽只达到4 GHz[15]。可以看到,现有对FCG跨阻放大电路的研究主要集中在,使用电感并联峰化技术拓展电路的带宽,使用可配置功率技术减小电路版图面积,使用补偿技术改善电路的稳定性,以及使用无电感设计减小电路功耗等。但是,现有不管是对RGC跨阻放大电路的研究还是对FCG跨阻放大电路的研究,都着重在如何提高电路的带宽、减小电路版图面积或者减小电路功耗等,而没有综合考虑使放大电路的几个性能指标同时得到提升。

      文中通过在FCG跨阻放大电路的共源放大级并联CMOS有源电感的方法,设计了一种改进的前馈共栅(Modified Feedforward Common Gate, MFCG)跨阻放大电路。MFCG跨阻放大电路通过在共源放大级并联CMOS有源电感,有效地提升了电路带宽,同时因为电路使用的CMOS有源电感替换平面螺旋电感,使得电路版图面积更小。最后基于TSMC 60 nm CMOS工艺,在Cadence软件平台中对MFCG跨阻放大电路的性能进行仿真分析和版图设计。

    • 图1为FCG跨阻放大电路,虚线框内是光电二极管电路模型,由电流源Iin和结电容Cpd组成。FCG跨阻放大电路的输入阻抗为:

      图  1  FCG跨阻放大电路示意图

      Figure 1.  Schematic diagram of FCG transimpedance amplifier circuit

      $$ {Z_{in}} \approx \frac{1}{{{g_{m1}}(1 + {g_{m2}}{g_{m3}}{R_2}{R_3})}} $$ (1)

      式中:gm为晶体管的跨导。相比于RGC跨阻放大电路和共源放大电路,FCG跨阻放大电路的输入阻抗更小[12]M2管和R2组成的共栅放大电路跨接在结点IN和结点X之间,共栅放大电路具有很低的输入阻抗和很大的工作带宽 [16],为M3管的正常工作提供了足够的栅压。然而,结点YM3管和电阻R3以及结点OM1管和电阻R1构成的两级共源放大电路,虽然它们为FCG跨阻放大电路提供了主要的增益,但是在结点X与结点Y之间和结点Y与结点O之间的晶体管寄生电容,分别与R1R3产生极点,构成了两级低通滤波电路,极大限制了FCG跨阻放大电路的带宽。

      因此提出使用CMOS有源电感代替电阻,与FCG跨阻放大电路的共源放大级并联,利用CMOS有源电感的电感特性抵消共源放大电路中寄生电容带来的带宽限制,从而提升整体FCG跨阻放大电路的带宽。

      CMOS有源电感和平面螺旋电感类似,在一定频率范围内,阻抗随频率上升,但是CMOS有源电感占用的版图面积比平面螺旋电感小得多,常用于高速光电集成电路的带宽扩展[17]。如图2(a)所示,CMOS有源电感结构仅由一个NMOS晶体管M0和一个电阻Rs组成,图2(b)为CMOS有源电感的小信号模型。

      图  2  CMOS有源电感

      Figure 2.  CMOS active inductor

      根据图2(b)CMOS有源电感的小信号模型可计算得CMOS有源电感的输出阻抗为:

      $$ {Z_{out}} = \frac{{{V_A}}}{{{I_A}}} = \frac{1}{{{g_{m0}}}}\frac{{1 + s{R_s}{C_{gs0}}}}{{1 + s{C_{gs0}}\dfrac{1}{{{g_{m0}}}}}}{\text{ }} $$ (2)

      式中:VAIA图2(b)中结点A的电压和电流,其中Cgs0是晶体管M1的栅源电容。由输出阻抗函数公式(2)可计算得到,低频时,输出阻抗为1/gm0,高频时,因为Cgs0短路所以输出阻抗等于Rs。CMOS有源电感的频率范围从ωL_z = 1/RsCgs0~ωL_p = gm0/Cgs0,为了更好地实现电感,所以必须满足Rs >> 1/gm0。根据上述CMOS有源电感的特性,可得到等效电感电路如图2(c)所示,其中RL1 = RsRL2 = 1/gm0LRsCgs0/gm0

      CMOS有源电感改进FCG跨阻放大电路实现带宽扩展的原理如图3所示,图3(a)为采用负载电阻R的共源放大电路,电路中的CL是负载电容,其中包含与下一级之间的寄生电容。图3(b)为采用CMOS有源电感替换电阻负载R后的共源放大电路,图中虚线框内为CMOS有源电感。

      图  3  不同负载的共源放大电路原理图

      Figure 3.  Schematic diagram of common source amplifier circuit for different loads

      图3(a)采用电阻负载的共源放大电路的传输函数为:

      $$ \frac{{{V_{out}}}}{{{V_{in}}}}(s) = {{ - }}\frac{{{g_m}R}}{{sR{C_L}{{ + }}1}} $$ (3)

      由此可以看到和前文所述一致,负载电容CL与电阻R构成了一个低通滤波电路,产生一个极点ωcs_p0 = 1/RCL,这个极点决定了共源放大电路的带宽。

      图3(b)CMOS有源电感并联后的共源放大电路传输函数和低频跨阻增益分别为:

      $$ \dfrac{{V}_{out}}{{V}_{in}}(s)=-\dfrac{{g}_{m}}{{g}_{m0}}\dfrac{(1+s{R}_{s}{C}_{gs0})}{{s}^{2}\dfrac{{R}_{s}{C}_{gs0}{C}_{L}}{{g}_{m0}}+s\left(\dfrac{{C}_{L}-{C}_{gs0}}{{g}_{m0}}\right)+1} $$ (4)
      $$ \frac{{{V_{out}}}}{{{V_{in}}}}(0) = - \frac{{{g_m}}}{{{g_{m0}}}} $$ (5)

      共源放大电路传输函数公式(4)中的两个极点为ωcs_p1ωcs_p2,设ωcs_p1 << ωcs_p2,可计算得其的零极点分别为ωcs_p1 = gm0/(CLCgs0),ωcs_p2 = (CL Cgs0)/ RsCLCgs0ωcs_z = 1/ Cgs0Rs

      由此可以看出,共源放大电路并联CMOS有源电感后,一方面Cgs0和负载电容CL串联减小了负载电容CL的限制,另一方面为电路系统引入了一对零极点,可以通过调整零点ωcs_z的位置来靠近主极点ωcs_p1减小影响。零点ωcs_z只与电阻Rs和电容Cgs0有关,改变电容Cgs0需要改变晶体管M0的沟道宽度,然而晶体管M0沟道宽度也决定了跨导gm0。因此改变电容Cgs0会影响公式(5)共源放大电路的低频跨阻增益。

      文中选择改变电阻Rs来减小零点ωcs_z,靠近主极点ωcs_p1,当电阻Rs满足下列条件公式(6)时,零点ωcs_z和极点ωcs_p1相等,则:

      $$ {R_s}{\text{ = }}\frac{{{C_L} - {C_{gs0}}}}{{{g_{m0}}{C_{gs0}}}} $$ (6)

      则公式(4)变为极点为ωcs_p2的单极点函数,代入公式(6)极点变为ωcs_p2 = gm0/CL,与电阻负载的共源放大电路公式(3)的单极点ωcs_p0 =1/RCL相比,因为CMOS有源电感中Rs >> 1/gm0,所以ωcs_p2 >> ωcs_p0,共源放大电路的带宽得到提升。

    • 图4为FCG跨阻放大电路使用CMOS有源电感代替负载电阻R1R3,与共源放大级并联后的MFCG跨阻放大电路。根据KCL定理得到结点方程,可计算MFCG跨阻放大电路的传输函数为:

      图  4  MFCG跨阻放大电路示意图

      Figure 4.  Schematic diagram of MFCG transimpedance amplifier circuit

      $$ \begin{array}{l}{Z}_{TIA}\left(s\right)=\dfrac{{V}_{o}}{{I}_{in}} =\dfrac{\dfrac{{g}_{m1}}{{g}_{m5}{g}_{m6}}\left(s{C}_{gs5}{R}_{1}+1\right)\left(a{s}^{3}+b{s}^{2}+cs+d\right)}{\left({s}^{2}\dfrac{{C}_{o}{C}_{gs5}{R}_{1}}{{g}_{m5}}+s\dfrac{{C}_{o}}{{g}_{m5}}+1\right)\left(s{C}_{in}+G\right)\left(1+s{R}_{2}{C}_{x}\right)\left({s}^{2}\dfrac{{C}_{gs6}{C}_{y}{R}_{3}}{{g}_{m6}}+s\left({C}_{y}+\dfrac{{C}_{gs6}}{{g}_{m6}}\right)+1\right)}\end{array} $$ (7)

      式中:$a = {C_{gs6}}{C_y}{R_3}{R_2}{C_x} $; $b = ({R_2}{C_x}({g_{m6}}{C_y} + {C_{gs6}}) + {C_{gs6}}{C_y}{R_3})$; $c = ({g_{m6}}{C_y} + {g_{m6}} + {R_2}{C_x}{g_{m6}} - {g_{m2}}{g_{m3}}{R_2}{R_3}{C_{gs6}}) $; $d = {g_{m2}}{g_{m3}}{R_2} $; $G = {g_{m2}} + \dfrac{1}{{{r_{o1}}}} + \dfrac{1}{{{r_{o2}}}} + \dfrac{1}{{{r_{o4}}}}$; ${C_{in}} = {C_{pd}} + {C_{ds4}} + {C_{gd4}} + {C_{gs2}} + {C_{ds1}} + {C_{ds2}} + {C_{gs1}}$; $ {C_o} = {C_{ds1}} + {C_{gd1}}$; ${C_x} = {C_{ds2}} + {C_{gd2}} + {C_{gs3}} + {C_{gd3}}$; $ {C_y} = {C_{ds3}} + {C_{gd3}} + {C_{gs1}} + {C_{gd1}}$

      式中:Cdsi CgdiCgsi 表示的是晶体管Mi的栅源电容、栅漏电容、漏源电容;1/roi表示的是晶体管Mi的输出电导;上述中i=1,2,3,4,5,6。

      由公式(7)分母的极点表达式可以观察到,除了输入结点IN和结点X产生的两个极点外,由于在MFCG跨阻放大电路两级共源放大级使用CMOS有源电感代替了原有的负载电阻,产生了两对分别只与结点Y和结点O有关的极点。根据上一节CMOS有源电感并联共源放大电路的理论分析,通过改变在结点Y处和在结点O处组成CMOS有源电感的电阻R1R3,使零点靠近较小的极点,从而减小极点对带宽的影响,实现MFCG跨阻放大电路带宽的扩展。

    • 基于TSMC 60 nm CMOS工艺在Cadence软件平台对图4的MFCG跨阻放大电路进行仿真,其中电源电压为1.8 V,偏置电压Vb为1.1 V,光电二极管结电容设计为Cpd =200 fF,电流源的幅度为Iin=50 μA,电阻R2 =1.5 kΩ,晶体管设计的尺寸参数如表1所示,其中晶体管沟道长度L=60 nm。

      表 1  晶体管尺寸

      Table 1.  Dimnesions of the transistor

      M1M2M3M4M5M6
      W/L20066.683.3502566.6

      电阻R3从2 kΩ依次增加到5 kΩ,在结点Y的幅频响应,以及电阻R1从4 kΩ依次增加到7 kΩ,在结点O的幅频响应,如图5所示。可以看到,随着电阻R1R3的增大,结点的带宽也随之增大,但是当电阻R3大于3 kΩ,电阻R1大于5 kΩ时,分别开始出现增益尖峰。因此,将电阻R1设计为5 kΩ,电阻R3设计为3 kΩ,此时,MFCG跨阻放大电路的跨阻增益为55.0 dBΩ,−3 dB带宽为17.2 GHz。此时,放大电路的等效输入噪声电流谱密度如图6所示,由图6可知等效输入噪声电流谱密度在−3 dB带宽内小于55 pA/$\sqrt{{\rm{Hz}}} $

      图  5  不同R1在结点O和不同R3在结点Y的幅频响应

      Figure 5.  Frequency responses of different R1 at node O and different R3 at node Y

      图  6  等效输入噪声电流谱密度

      Figure 6.  Equivalent input noise current spectral density

      MFCG跨阻放大电路的眼图仿真结果如图7所示,在输入20 Gb/s NRZ PBRS31 50 μA的伪随机输入电流时,眼图的垂直张开度为69%和水平张开度为93%,眼图对称完整,能够满足20 Gb/s的光纤通信要求。图8是MFCG跨阻放大电路的版图设计,版图面积为0.0029 mm2,与参考文献[12]使用平面螺旋电感电路的FCG跨阻放大电路版图面积相比,MFCG跨阻放大电路版图面积缩小了71%。

      图  7  MFCG跨阻放大电路仿真眼图

      Figure 7.  Simulated eye-diagram of MFCG transimpedance amplifier circuit

      图  8  MFCG跨阻放大电路设计版图

      Figure 8.  Chip layout of MFCG transimpedance amplifier circuit

      表2为设计的MFCG跨阻放大电路与其他近几年跨阻放大电路的性能比较。可以看出,设计的MFCG跨阻放大电路与参考文献[8]电路相比,虽然在带宽方面相差2.8 GHz,但是电路的增益提高了2.4 dBΩ,版图面积缩小了1255倍。与参考文献[9]电路相比,设计的MFCG跨阻放大电路虽然在增益方面相差4 dBΩ,但是电路的带宽提升了9.3 GHz,版图面积减小了38倍。此外,与参考文献[10-15]相比,设计的MFCG跨阻放大电路在带宽、增益、电路版图面积方面均具有较大的优势。

      表 2  性能比较

      Table 2.  Performace comparison

      Ref.Bandwidth/GHzGain/dBΩPower/mWInput capacitance/pfNoise current/pA/$\sqrt {{\rm{Hz}}} $Area/mm2Technique
      [8]2052.61.30.05113.64CASCODE
      [9]7.959180.3230.11RGC
      [10]7.350.510.219.9\RGC
      [11]9.249.75.30.515.30.068RGC
      [12]13.452.82.20.32500.01FCG
      [13]6.853.96.260.35270.0064FCG
      [14]3524.32750.014FCG
      [15]440.60.270.213.7\FCG
      Paper work17.2553.70.2550.0029FCG
    • 文中设计了一种改进的前馈共栅跨阻放大电路,基于TSMC 60 nm CMOS工艺对电路仿真分析和版图设计。仿真结果表明:该电路在电源电压为1.8 V,光电二极管结电容为200 fF的情况下,−3 dB带宽为17.2 GHz,跨阻增益为55 dBΩ,带内等效输入噪声电流谱密度小于55 pA/$\sqrt {{\rm{Hz}}} $,电路功耗为3.7 mW,版图面积为0.0029 mm2。与现有的FCG跨阻放大电路相比,改进的FCG跨阻放大电路带宽至少扩展了3.8 GHz,跨阻增益至少提高了1.1 dBΩ。与使用平面螺旋电感并联的FCG跨阻放大电路相比,改进的FCG跨阻放大电路版图面积缩小了71%。结果表明,所设计的MFCG跨阻放大电路具有跨阻增益高、带宽大、版图面积小等优点,可用于20 Gb/s光纤通信系统的光接收机电路。

参考文献 (17)

目录

    /

    返回文章
    返回